| 加入桌面 | 手机版 | 无图版
 
当前位置: 首页 » 技术 » 贴片技术 » 正文

Flip chip 封装的发展与挑战

放大字体  缩小字体 发布日期:2017-12-27  浏览次数:650
核心提示:1、Flip chip 技术的定义在集成电路芯片的封装领域,主流的三大技术分别是 :载带自动键合技术(Tape Automated Bonding, TAB)
  1、Flip chip 技术的定义

在集成电路芯片的封装领域,主流的三大技术分别是 :载带自动键合技术(Tape Automated Bonding, TAB)、引线键合技术(Wire Bonding,WB)和倒装芯片技术(Flip chip,FC)。传统的引线键合技术中芯片面朝上,与之相比,倒装芯片技术将芯片面朝下,将芯片与基材直接焊接。其实现流程是先在晶片圆盘表面进行植球,然后将晶片翻转传送进贴片设备与基材进行贴片焊接。相当于将前者进行了翻转,因而称为“倒装芯片技术”。倒装芯片需要满足如下定义:

(1)使用了硅基材料作为基底;

(2)芯片功能面电极端向下,芯片和基底直接焊接 ;

(3) 焊球凸点的距离通常是100到350微米,焊球的直径在60到203微米之间 ;

(4) 芯片连接在基底之后底部进行了填充 ;
2、Flip chip 的发展和优点

上世纪六十年代中期开始,IBM公司使用了Flip chip技术的关键工艺——C4工艺(Con-trolled Collapse Chip Connection,可控坍塌芯片联接 )、UBM(Cr/Cr-Cu/Cu/Au)、 SnPb 焊料(5Sn95Pb), 将IC芯片直接与陶瓷基板相连,来进行芯片封装。Nakano 等人使用了增进树脂的工艺,使得芯片与焊料,焊料与基材的热膨胀系数相适应,提高了封装技术的可靠性。

种种创新的方法和工艺使得低成本的有机基板得到了发展,直接推动了FC技术面向低端市场和普通元器件消费领域的发展和进步。过去只是比较少量的特殊应用,近几年倒装芯片已经成为高性能封装上大规模使用的新型工艺,它的应用得到比较广泛快速的发展。

随着微型化及人们已接受系统级封装(SiP),倒装芯片被视为各种针脚数量低且应用的首选方法。从整体上看,其在低端应用和高端应用中的采用,根据TechSearch Inc对市场容量的预计,焊球凸点倒装芯片的年复合增长率(CAGR) 将达到31%。

倒装晶片应用的直接驱动力来自于其优良的电气性能,以及市场对终端产品尺寸和成本的要求。与传统工艺相比具有许多明显的优点 ,例如良好的电性能和热性能 , 输入输出引脚数多,封装尺度小等等。

Flip-Chip 封装的一个重大优点是电性能。传统的工艺严重限制了高频等方面的应用,而 FC 技术改进了芯片的电性能。突破了传统工艺下的3GHz 的频率上限,一举将极限频率提高到 40GHz。

Flip-Chip 封装的另一个显著优点是热性能,现今的很多电子设备的耗散功率较大,传统封装技术的器件耗散功率为10W以内,FC技术封装的器件可以产生25w耗散功率。优异的热性能是FC技术采用的低热阻结构带来的,芯片所产生的热量通过散热球脚和内外热沉效应进行耗散。

3、Flip chip 的技术瓶颈

FC 技术的芯片尺度上非常小,要获得良好的装配率,目前依然存在不小的挑战。主要在助焊剂应用单元方面和板支撑及定位系统的控制精度方面。

对助焊剂应用单元的要求。助焊剂应用单元是一个关键的工艺流程单元,实现的目的是获得设定厚度稳定的助焊剂薄膜,达到控制各元件焊球剂量相同的目的。要做到精确的控制必须满足以下条件:

(1) 具备同时处理多枚元件的能力 ;

(2) 助焊剂本身需要便于清洁和控制 ;

(3) 流程单元需要具备处理多种助焊剂的能力 ;

(4) 要做到对蘸取程序的高精度控制,应对每一种情况必须有相应的算法和实现。包括控制时间和浸取深度等等。

对板支撑及定位系统控制精度的挑战。有些倒装晶片是应用在柔性电路板或薄型电路板上,这时候对基板的平整支撑非常关键。以形成一个平整的支撑及精确的定位系统,满足以下要求 :

(1) 对于基材移动精度的控制,包括高度的可控调节 ;

(2) 需要具有完备的真空发生器环境 ;

(3) 具备应用标准化和非标准化基材的能力。

FC技术目前的主要技术瓶颈存在于成本方面,FC技术是对传统工艺的重大改进,原有的工艺流程和设备都需要进行调整,这给技术的革新和厂家的转型带来了不小的挑战。目前的市场仍在发展之中,投入过大的资金对产商来说性价比不足。

4、Flip chip 的的未来展望

FC 技术的广泛应用使得芯片整体尺寸 变 小, 芯片厚度降低。倒装芯片的焊料凸点可以利用蒸发(Evaporation)、 电镀 (Electroplate)、 焊锡膏筛选 (Solderpaste screening)、 锡球安放(Solder ball placement)、 可控塌陷芯片连接新工艺(C4NP) 来制作,但是随着焊料凸点节距的缩小(<150μm), 300 mm 晶圆的应用,蒸发、锡球安放、焊锡膏筛选等普通工艺的使用触碰了瓶颈。而且为了提高电迁移的安全可靠性,通常需要在焊料中进行合金掺杂,这是目前的电镀工艺难以做到的事情。为了满足设备的小型化要求,实现高性能、低功耗和低成本的芯片封装,三维堆叠芯片得到了广泛的应用 。为了使芯片上面细节距的焊盘能够与基板上较大节距的焊盘相连,在芯片与基板之间采用利用硅通孔(TSV)技术制作的中介层(Interposer)。中介层包含了再分配层、硅通孔、焊料凸点和一些集成有源器件。带有 TSV 技术制作的中介层的2.5D或3D封装将能实现更高性能的芯片封装,在未来几年内将得到长足的发展。

 
 
[ 技术搜索 ]  [ ]  [ 告诉好友 ]  [ 打印本文 ]  [ 关闭窗口 ]

 
0条 [查看全部]  相关评论

 
杂志订阅
推荐图文
推荐技术
点击排行
 
 

购物车(0)    站内信(0)     新对话(0)